Xilinx FPGA數字設計--從門級到行為級雙重HDL描述(立體化教程)

Xilinx FPGA數字設計--從門級到行為級雙重HDL描述(立體化教程)
定價:474
NT $ 412
  • 作者:何賓
  • 出版社:清華大學出版社
  • 出版日期:2014-11-01
  • 語言:簡體中文
  • ISBN10:7302366705
  • ISBN13:9787302366706
  • 裝訂:655頁 / 普通級 / 1-1
 

內容簡介

何賓編著的這本《Xilinx FPGA數字設計(從門級到行為級雙重HDL描述立體化教程)》是為高等學校電子信息類和其他相關專業而編寫的數字系統設計課程教材。

本書共分為11章,主要包括數字邏輯基礎、可編程邏輯器件工藝和結構、Xilinx ISE設計流程、VHDL語言規范、VetilogHDL語言規范、基本數字邏輯單元HDL描述、基於HDL數字系統實現、數字系統高級設計技術、基於IP核數學系統實現、數模混合系統設計、軟核處理器PicoBlaze原理及應用。

根據數字系統相關課程的教學要求和實際教學實踐體會,本書將傳統本科的數字電子技術、數字邏輯課程和基於HDL的復雜數字系統設計課程相融合,遵循循序漸進、由淺入深的原則,內容從最基礎的數字邏輯理論、組合邏輯和時序邏輯電路,到HDL語言和基於HDL語言的復雜數字系統設計。為了方便教師教學和學生自學,書中給出了大量的設計實例。

本書可作為本科生和研究生相關課程的教材,也可作為從事Xilinx可編程邏輯器件設計的設計人員的參考用書,同時也可作為Xilinx相關培訓的授課教材 。

何賓,長期從事電子設計自動化方面的教學和科研工作,與全球多家知名的半導體廠商和EDA工具廠商大學計划保持緊密合作。目前已經出版EDA方面的著作共20余部,內容涵蓋電路仿真、電路設計、FPGA、單片機、嵌入式系統等。典型的代表作有《Xilinx FPGA設計權威指南》、《Xilinx All Programmable Zynq-7000 SoC設計指南》、《Altium Designer 13.0電路設計、仿真與驗證權威指南》、《Xilinx FPGA權威設計指南——Vivado集成開發環境》、《Xilinx FPGA數字設計——從門級到行為級雙重HDL描述》。
 

目錄

第1章 數字邏輯基礎
1.1 數字邏輯的發展史
1.2 開關系統
1.2.1 0和1的概念
1.2.2 開關系統的優勢
1.2.3 晶體管作為開關
1.2.4 半導體物理器件
1.2.5 半導體邏輯電路
1.2.6 邏輯電路符號描述
1.3 半導體數字集成電路
1.3.1 集成電路的發展
1.3.2 集成電路構成
1.3.3 集成電路版圖
1.4 基本邏輯門電路分析
1.4.1 基本邏輯門電路的描述
1.4.2 邏輯門電路的傳輸特性
1.4.3 基本邏輯門集成電路
1.4.4 不同工藝邏輯門的連接
1.5 邏輯代數理論
1.5.1 邏輯代數中運算關系
1.5.2 邏輯函數表達式
1.6 邏輯表達式的化簡
1.6.1 使用運算律化簡邏輯表達式
1.6.2 使用卡諾圖化簡邏輯表達式
1.6.3 不完全指定邏輯功能的化簡
1.6.4 輸入變量的卡諾圖表示
1.7 毛刺產生及消除
1.8 數字碼制表示和轉換
1.8.1 數字碼制表示
1.8.2 數字碼制轉換
1.9 組合邏輯電路
1.9.1 編碼器
1.9.2 譯碼器
1.9.3 碼轉換器
1.9.4 數據選擇器
1.9.5 數據比較器
1.9.6 加法器
1.9.7 減法器
1.9.8 加法器/減法器
1.9.9 乘法器
1.10 時序邏輯電路
1.10.1 時序邏輯電路類型
1.10.2 時序邏輯電路特點
1.10.3 基本SR鎖存器
1.10.4 同步SR鎖存器
1.10.5 D鎖存器
1.10.6 D觸發器
1.10.7 其他觸發器
1.10.8 普通寄存器
1.10.9 移位寄存器
1.10.10 存儲器
1.11 有限自動狀態機
1.11.1 有限自動狀態機原理
1.11.2 狀態圖表示及實現
1.11.3 三位計數器
第2章 可編程邏輯器件工藝和結構
2.1 可編程邏輯器件發展歷史
2.2 可編程邏輯器件工藝
2.3 可編程邏輯器件結構
2.3.1 PROM原理及結構
2.3.2 PAL原理及結構
2.3.3 PLA原理及結構
2.3.4 CPLD原理及結構
2.3.5 FPGA原理及結構
2.3.6 CPLD和FPGA比較
2.4 Xilinx可編程邏輯器件
2.4.1 Xilinx CPLD芯片介紹
2.4.2 Xilinx FPGA芯片介紹
2.4.3 Xilinx PROM芯片介紹
第3章 Xilinx ISE設計流程
3.1 ISE設計套件介紹
3.2 創建新的設計工程
3.3 ISE開發平台主界面及功能
3.3.1 Design(設計)面板
3.3.2 Console(控制台)面板
3.3.3 Workspace
3.4 創建並添加新源文件
3.5 添加設計代碼
3.5.1 Verilog HDL設計代碼的添加
3.5.2 VHDL設計代碼的添加
3.6 設計綜合
3.6.1 Xilinx綜合工具功能
3.6.2 設計綜合
3.7 設計行為仿真
3.7.1 為Verilog HDL設計添加測試向量
3.7.2 為VHDL設計添加測試向量
3.7.3 運行行為仿真
3.8 添加引腳約束文件
3.9 設計實現
3.9.1 運行設計實現工具
3.9.2 查看布局布線結果
3.10 布局布線后仿真
3.11 產生比特流文件
3.12 下載比特流文件到FPGA
3.13 生成存儲器配置文件並燒寫存儲器
3.13.1 生成BPI存儲器配置文件
3.13.2 編程BPI文件到BPI存儲器
……
第4章 VHDL語言規范
第5章 Verilog HDL語言規范
第6章 基本數字邏輯單元HDL描述
第7章 基於HDL數字系統實現
第8章 數字系統高級設計技術
第9章 基於IP核數字系統實現
第10章 數模混合系統設計
第11章 軟核處理器PicoBlaze原理及應用
附錄 Verilog HDL(IEEE 1364—2005)關鍵字列表
參考文獻
網路書店 類別 折扣 價格
  1. 新書
    87
    $412