納米集成電路制造工藝(第2版)

第1章 半導體器件
1.1 N型半導體和P型半導體
1.2 PN結二極管
1.2.1 PN結自建電壓
1.2.2 理想PN結二極管方程
1.3 雙極型晶體管
1.4 金屬-氧化物-半導體場效應晶體管
1.4.1 線性模型
1.4.2 非線性模型
1.4.3 閾值電壓
1.4.4 襯底偏置效應
1.4.5 亞閾值電流
1.4.6 亞閾值理想因子的推導
1.5 CMOS器件面臨的挑戰
1.6 結型場效應晶體管
1.7 肖特基勢壘柵場效應晶體管
1.8 高電子遷移率晶體管
1.9 無結場效應晶體管
1.9.1 圓柱體全包圍柵無結場效應晶體管突變耗盡層近似器件模型
1.9.2 圓柱體全包圍柵無結場效應晶體管完整器件模型
1.9.3 無結場效應晶體管器件制作
1.10 量子阱場效應晶體管
1.11 小結
參考文獻
第2章 集成電路制造工藝發展趨勢
2.1 引言
2.2 橫向微縮所推動的工藝發展趨勢
2.2.1 光刻技術
2.2.2 溝槽填充技術
2.2.3 互連層RC延遲的降低
2.3 縱向微縮所推動的工藝發展趨勢
2.3.1 等效柵氧厚度的微縮
2.3.2 源漏工程
2.3.3 自對准硅化物工藝
2.4 彌補幾何微縮的等效擴充
2.4.1 高k金屬柵
2.4.2 載流子遷移率提高技術
2.5 展望
參考文獻
第3章 CMOS邏輯電路及存儲器制造流程
3.1 邏輯技術及工藝流程
3.1.1 引言
3.1.2 CMOS工藝流程
3.1.3 適用於高k柵介質和金屬柵的柵最后形成或置換金屬柵CMOS工藝流程
3.1.4 CMOS與鰭式MOSFET(FinFET)
3.2 存儲器技術和制造工藝
3.2.1 概述
3.2.2 DRAM和eDRAM
3.2.3 閃存
3.2.4 FeRAM
3.2.5 PCRAM
3.2.6 RRAM
3.2.7 MRAM
3.2.8 3D NAND
3.2.9 CMOS圖像傳感器
3.3 無結場效應晶體管器件結構與工藝
參考文獻
第4章 電介質薄膜沉積工藝
4.1 前言
4.2 氧化膜/氮化膜工藝
4.3 柵極電介質薄膜
4.3.1 柵極氧化介電層-氮氧化硅(SiOxNy)
4.3.2 高k柵極介質
4.4 半導體絕緣介質的填充
4.4.1 高密度等離子體化學氣相沉積工藝
4.4.2 O3-TEOS的亞常壓化學氣相沉積工藝
4.5 超低介電常數薄膜
4.5.1 前言
4.5.2 RC delay對器件運算速度的影響
4.5.3 k為2.7～3.0的低介電常數材料
4.5.4 k為2.5的超低介電常數材料
4.5.5 刻蝕停止層與銅阻擋層介電常數材料
參考文獻
第5章 應力工程
第6章 金屬薄膜沉積工藝及金屬化
第7章 光刻技術
第8章 干法刻蝕
第9章 集成電路制造中的污染和清洗技術
第10章 超淺結技術
第11章 化學機械平坦化
第12章 器件參數和工藝相關性
第13章 可制造性設計
第14章 半導體器件失效分析
第15章 集成電路可靠性介紹
第16章 集成電路測量
第17章 良率改善
第18章 測試工程
第19章 芯片封裝