可編程邏輯器件與EDA

第1章 緒論1
1.1EDA技術簡介1
1.2可編程邏輯器件的發展概況4
1.3數字系統EDA設計語言6
1.4EDA與傳統電子設計方法9
1.4.1傳統的電子設計方法9
1.4.2自頂向下的電子設計方法10
1.4.3EDA與傳統電子設計方法的比較12
1.5深亞微米14
1.6IP核14
1.7本章小結14
思考與練習15
第2章 CPLD/FPGA結構原理16
2.1可編程邏輯器件入門16
2.1.1邏輯器件含義16
2.1.2可編程邏輯器件PLD20
2.1.3可編程邏輯器件的優點21
2.1.4可編程邏輯器件的發展趨勢22
2.1.5幾大PLD生產廠家24
2.2PLD的分類24
2.2.1按集成度區分24
2.2.2按結構特點區分24
2.2.3按編程工藝區分25
2.3簡單PLD結構原理26
2.3.1邏輯符號表示方法26
2.3.2PROM結構原理272.3.3PLA結構原理28
2.3.4PAL結構原理30
2.3.5GAL結構原理32
2.4CPLD的結構及其工作原理35
2.5FPGA的結構及其工作原理40
2.5.1查找表型FPGA邏輯結構41
2.5.2Cyclone Ⅲ系列器件的結構與工作原理44
2.5.3FLEX/ACEX系列FPGA芯片內部結構49
2.5.4Spartan?Ⅱ系列FPGA內部結構50
2.5.5基於乘積項的可編程邏輯器件52
2.5.6其他結構的可編程邏輯器件54
2.5.7FPGA與CPLD的區別54
2.6本章小結55
思考與練習56
第3章 Altera可編程邏輯系列器件57
3.1概述57
3.1.1Altera器件性能特點57
3.1.2Altera器件系列59
3.2MAX7000系列器件62
3.2.1MAX7000器件性能特點62
3.2.2MAX7000S/E器件結構63
3.2.3MAX7000器件特性設定68
3.2.4MAX7000器件編程測試69
3.3FLEX10K系列器件70
3.3.1FLEX10K器件性能特點70
3.3.2FLEX10K器件結構71
3.3.3FLEX10K器件特性設定82
3.3.4FLEX10K器件配置與測試84
3.4APEX20K系列器件85
3.4.1APEX20K器件性能特點85
3.4.2APEX20K器件結構87
3.4.3APEX20K系列器件的嵌入式系統塊92
3.4.4APEX20K器件I/O結構96
3.4.5APEX20K器件的配置與測試100
3.5Cyclone系列器件架構及簡介101
3.5.1Cyclone器件簡介101
3.5.2Cyclone Ⅱ器件簡介110
3.6Stratix系列器件117
3.6.1Stratix器件簡介117
3.6.2Stratix Ⅱ器件簡介126
3.7Stratix GX系列器件138
3.8本章小結143
思考與練習143
第4章 VHDL硬件描述語言144
4.1VHDL概述144
4.2VHDL基本結構與要素145
4.2.1實體（ENTITY）147
4.2.2結構體（ARCHITECTURE）148
4.2.3程序包（PACKAGE）與庫（LIBRARY）150
4.3VHDL數據類型和數據對象151
4.3.1VHDL標記151
4.3.2VHDL數據類型153
4.3.3VHDL運算符159
4.3.4VHDL數據對象161
4.4VHDL基本語句165
4.4.1並行信號賦值語句165
4.4.2條件賦值語句，WHEN?ELSE166
4.4.3選擇信號賦值語句，WITH?SELECT167
4.4.4塊（BLOCK）語句167
4.4.5IF?ELSE語句169
4.4.6CASE?WHEN語句171
4.4.7FOR?LOOP語句172
4.4.8NEXT語句173
4.4.9EXIT語句173
4.5VHDL高級語句174
4.5.1進程（PROCESS）語句174
4.5.2元件（COMPONENT）定義語句和元件例化（PORT MAP）語句175
4.5.3生成(GENERATE)語句177
4.5.4子程序（SUBPROGRAM）180
4.6本章小結182
思考與練習182
第5章 VHDL設計應用實例185
5.1組合邏輯電路的分析與設計185
5.1.1門電路185
5.1.2編碼器187
5.1.3譯碼器188
5.1.4多路選擇器190
5.1.5數值比較器193
5.1.6加法器195
5.2時序邏輯電路設計196
5.2.1時鍾信號和復位信號196
5.2.2觸發器197
5.2.3寄存器和移位寄存器203
5.2.4計數器208
5.3存儲器設計212
5.3.1RAM隨機存儲器213
5.3.2ROM只讀存儲器214
5.3.3堆棧215
5.3.4FIFO存儲器218
5.4狀態機設計219
5.4.1摩爾型狀態機220
5.4.2米里型狀態機221
5.5本章小結224
思考與練習224
第6章 Quartus Ⅱ軟件及其應用228
6.1Quartus Ⅱ功能簡介228
6.2原理圖編輯輸入法231
6.2.1建立Quartus Ⅱ工程文件233
6.2.2建立圖形設計文件235
6.2.3對設計文件進行編譯237
6.2.4引腳分配238
6.2.5設計仿真243
6.2.6目標器件加載246
6.2.7實驗現象與結果247
6.3文本編輯輸入法248
6.3.1編輯設計文件248
6.3.2創建工程249
6.3.3編譯250
6.3.4仿真252
6.3.5引腳鎖定和下載254
6.4層次電路設計254
6.4.1頂層文件設計255
6.4.2創建各模塊的下層設計文件257
6.4.3設計項目的編譯仿真258
6.4.4層次顯示258
6.5LPM參數化宏功能模塊及應用260
6.5.1IP的概念及Altera的IP260
6.5.2Alter宏功能模塊應用實例262
6.6本章小結265
思考與練習265
第7章 EDA技術綜合設計應用267
7.1數字鍾設計267
7.1.1設計方案的選擇267
7.1.2數字鍾的工作原理268
7.1.3系統設計方案268
7.1.4具體設計流程268
7.1.5模塊設計與分析270
7.1.6頂層文件的設計277
7.1.7實驗結果277
7.1.8設計總結278
7.2直接數字頻率合成器(DDS)的設計279
7.2.1DDS的工作原理279
7.2.2DDS的VHDL實現280
7.2.3DDS的Quartus Ⅱ仿真283
7.3通用異步收發器UART的設計284
7.3.1UART的基本工作原理284
7.3.2UART的實現285
7.3.3各模塊的仿真287
7.3.4UART的頂層RTL電路288
7.4等精度頻率計的設計289
7.4.1等精度測頻原理289
7.4.2等精度測頻的實現方案290
7.4.3系統總體設計方案與功能仿真291
7.4.4測量結果及誤差分析296
7.5本章小結296
參考文獻297