EDA技術與創新實踐

序
前言
第1部分 硬件資源篇
第1章 電子設計自動化綜述
1.1 EDA技術的發展
1.1.1 EDA技術的發展階段
1.1.2 EDA技術的發展趨勢
1.2 EDA技術的基本工具
1.2.1 EDA常用工具
1.2.2 設計輸入編輯器
1.2.3 HDL綜合器
1.2.4 仿真器
1.2.5 適配器（布局、布線器）
1.2.6 下載器
1.3 EDA的基本設計思路
1.3.1 EDA電路級設計
1.3.2 EDA系統級設計
1.4 PLD的設計流程
1.4.1 設計准備
1.4.2 設計輸入
1.4.3 設計處理
1.4.4 設計檢驗
1.4.5 器件編程與配置
習題
第2章 Altera公司可編程邏輯器件
2.1 Altera器件的命名
2.2 Altera常用器件
2.2.1 MAX 7000器件
2.2.2 FLEX 10K器件
習題
第2部分 軟件操作篇
第3章 Quartus Ⅱ9.0軟件
3.1 概述
3.2 Quartus Ⅱ 9.0軟件的安裝
3.2.1 系統配置要求
3.2.2 Quartus Ⅱ 9.0軟件的安裝過程
3.2.3 Quartus Ⅱ 9.0軟件的授權
3.3 一般設計流程
3.3.1 圖形用戶界面設計流程
3.3.2 EDA工具設計流程
3.3.3 命令設計流程
3.3.4 Quartus Ⅱ 9.0軟件的主要設計特征
3.4 Quartus Ⅱ 9.0軟件的設計操作
3.4.1 設計輸入
3.4.2 創建工程
3.4.3 建立圖形設計文件
3.4.4 建立文本編輯文件
3.4.5 建立存儲器編輯文件
3.5 Quartus Ⅱ 9.0設計項目的編譯
3.5.1 設計綜合
3.5.2 編譯器窗口
3.5.3 編譯器選項設置
3.5.4 引腳分配
3.5.5 啟動編譯器
3.5.6 查看適配結果
3.6 Quartus Ⅱ 9.0設計項目的仿真驗證
3.6.1 創建一個仿真波形文件
3.6.2 設計仿真
3.6.3 仿真結果分析
3.7 時序分析
3.7.1 時序分析基本參數
3.7.2 指定時序要求
3.7.3 完成時序分析
3.7.4 查看時序分析結果
3.8 器件編程
3.8.1 完成器件編程
3.8.2 編程器硬件驅動安裝
習題
第4章 VHDL程序設計
4.1 VHDL語法基礎
4.1.1 VHDL數據對象及其分類
4.1.2 VHDL數據類型
4.1.3 VHDL運算操作符
4.2 VHDL的基本結構
4.2.1 VHDL的基本結構及語法規則
4.2.2 VHDL構造體描述
4.2.3 進程（process）語句結構描述
4.2.4 子程序語句的結構描述
4.2.5 庫、程序包及配置
4.3 VHDL順序語句
4.3.1 賦值語句
4.3.2 if語句
4.3.3 case語句
4.3.4 loop語句
4.3.5 next語句
4.3.6 exit語句
4.3.7 wait語句
4.3.8 順序語句中子程序調用語句
4.3.9 返回（return）語句
4.3.10 空操作（null）語句
4.4 VHDL並行語句
4.4.1 條件信號代入語句
4.4.2 選擇信號代入語句
4.4.3 元件例化語句
4.4.4 並行賦值語句（信號代入語句）
4.4.5 生成語句
習題
第3部分 創新設計應用篇
第5章 數字系統設計與實現
5.1 模為60的計數器設計與實現
5.1.1 建立圖形文件
5.1.2 項目編譯
5.1.3 項目仿真
5.2 時鍾電路的設計與實現
5.2.1 文本編輯法設計模為24的計數電路
5.2.2 建立頂層clock文件與時鍾電路設計
5.3 有限狀態機電路設計與實現
5.3.1 有限狀態機的編碼規則
5.3.2 有限狀態機的設計
5.3.3 有限狀態機的VHDL程序設計
5.4 半整數分頻器的設計
5.4.1 小數分頻的基本原理
5.4.2 電路組成
5.4.3 半整數分頻器的設計
5.5 UART數據接收發送電路設計與實現
5.5.1 波特率的設定
5.5.2 數據發送
5.5.3 數據接收
5.5.4 UART程序設計
5.6 CPLD在人機接口中的設計與實現
5.6.1 接口電路分析與設計
5.6.2 接口電路的部分軟件設計
5.7 存儲器模塊電路設計與實現
5.7.1 硬件模塊電路結構設計
5.7.2 模塊電路軟件設計與實現
5.8 運算器模塊電路設計與實現
5.8.1 硬件模塊電路結構設計
5.8.2 模塊電路軟件設計與實現
5.9 頻率合成器模塊設計與實現
5.9.1 硬件模塊電路結構設計
5.9.2 模塊電路軟件設計與實現
習題
第6章 FPGA/CPLD器件的配置
6.1 ByteBlaster配置
6.1.1 原理與功能描述
6.1.2 PS模式
6.1.3 JTAG模式
6.1.4 軟件編程和配置步驟
6.2 ByteBlasterMV並口下載電纜
6.2.1 原理與功能描述
6.2.2 軟件編程和配置步驟
6.3 MasterBlaster串行/USB通信電纜
6.3.1 特點
6.3.2 功能描述
6.3.3 PS模式
6.3.4 JTAG模式
6.4 BitBlaster串行下載電纜
6.4.1 特點
6.4.2 功能描述
6.5 MCU的快速配置
6.5.1 概述
6.5.2 硬件設計
6.5.3 軟件設計
習題
第7章 綜合設計與功能實現
7.1 信號調制通信系統設計
7.1.1 系統硬件電路分配與設計
7.1.2 系統軟件描述與設計
7.1.3 系統仿真與調試
7.2 交通信號控制電路模塊設計
7.2.1 硬件電路模塊結構設計
7.2.2 模塊電路軟件設計與實現
7.3 系統功能下載/配置電路的焊接調試與功能實現
7.3.1 系統功能下載/配置電路的設計任務
7.3.2 系統功能下載/配置電路的焊接與調試
習題
第8章 實際工程項目設計——程控交換實驗系統
8.1 總體設計
8.2 系統原理及組成
8.2.1 電路組成
8.2.2 控制系統
8.2.3 實際系統電路設計規划
8.3 硬件單元電路設計
8.3.1 系統用集成電話介紹
8.3.2 用戶接口電路設計
8.3.3 外線及中繼接口電路
8.3.4 振鈴插入與振鈴解脫電路
8.3.5 PCM編譯碼電路1
8.3.6 DTMF編譯碼電路
8.3.7 信號音及鈴流產生電路
8.3.8 可編程開關陣列
8.3.9 鍵盤及顯示電路
8.3.10 控制電路
8.4 軟件設計
8.4.1 控制模塊一軟件設計
8.4.2 控制模塊二軟件設計
8.5 系統實現
8.5.1 所需儀器儀表和軟件
8.5.2 元件明細
8.5.3 軟件和硬件調試
習題
第9章 電子設計競賽指導
9.1 電子電路設計方案的選擇
9.1.1 試題分析
9.1.2 方案選擇
9.2 歷屆電子設計競賽題分析
9.2.1 歷屆電子設計競賽題目
9.2.2 競賽題目歸類
9.3 典型競賽題目設計
9.3.1 模擬路燈控制系統（Ⅰ題，1999年競賽試題）
9.3.2 系統整體方案的論證
9.3.3 系統分立模塊設計及工作原理
9.3.4 軟件設計
9.3.5 系統測試
9.4 競賽論文撰寫
9.4.1 設計報告的評分標准
9.4.2 設計報告的格式、內容及注意事項
習題
參考文獻