第1章 緒論
1.1 數字信號處理概述
1.2 數字信號處理系統實現方法
1.2.1 ASIC（集成電路）
1.2.2 DSP（數字信號處理器）
1.2.3 FPGA現場可編程門陣列
1.2.4 其他數字信號處理器
1.2.5 常用數字信號處理系統優缺點比較
1.3 數字信號處理芯片發展歷程
1.3.1 ASIC芯片發展
1.3.2 DSP芯片發展
1.3.3 FPGA的發展
1.4 數字信號處理的應用
第2章 DSP實時處理與數制表示
2.1 數字信號處理系統概述
2.2 數字／模擬轉換
2.2.1 定點數
2.2.2 浮點數
2.2.3 ADC采樣過程
2.2.4 DAC重構過程
2.3 實時信號處理
2.3.1 數據流處理方法
2.3.2 數據流處理
2.3.3 數據塊處理
2.4 DSP的處理速度
2.4.1 DSP執行程序時間估計方法
2.4.2 DSP性能指標
第3章 DSP處理結構與數據傳輸
3.1 硬件乘法器和乘加單元
3.2 零開銷循環
3.3 環形buffer
3.4 碼位倒序
3.5 哈佛結構
3.6 流水線技術
3.7 超標量與超長指令字處理器
3.7.1 超標量處理器
3.7.2 超長指令字（VLIW）處理器
3.7.3 超標量與超長指令字（VLIW）的區別
3.8 DSP的傳輸速度
3.8.1 DMA控制技術
3.8.2 DMA控制器與傳輸控制塊
第4章 DSP芯片的構成與開發流程
4.1 DSP芯片的基本結構
4.1.1 典型DSP—TS20lS基本結構
4.1.2 ADSP—TS201s常用引腳分類
4.1.3 ADSP—TS201S算法處理性能
4.2 DSP中數據傳輸和處理方法
4.2.1 ADSP—TS201s高效數據訪問與傳輸方法
4.2.2 ADSP—TS201S中數據處理方法的優化（實時處理）
4.3 DSP系統常用的編程和控制方法
4.3.1 ADSP—TS201S中LDF文件的編寫
4.3.2 Main函數及典型處理流程
4.3.3 ADSP—TS201S中系統初始化程序
4.3.4 中斷的使用方法
第5章 DSP多片互聯與FPGA應用
5.1 並行處理系統互聯結構
5.2 DSP並行處理系統中常用的互聯結構
5.2.1 利用外部存儲器接口組成並行結構
5.2.2 ADI公司多處理器並行結構
5.2.3 TI公司多處理器並行結構
5.3 DSP互聯技術總結
5.4 FPGA簡介
5.4.1 FPGA的內部資源
5.4.2 FPGA的引腳分類
5.4.3 DSP與FPGA的比較
5.5 FPGA內部資源使用
5.5.1 寄存器的定義和使用
5.5.2 FIFO資源的定義和使用
5.5.3 與DSP相關的讀／寫操作
5.5.4 時鍾管理器的使用
第6章 FPGA在實時處理中的應用
6.1 系統概述
6.2 FPGA對ADC采樣控制
6.3 基於FPGA的正交采樣和數字下變頻
6.4 脈沖壓縮模塊
6.5 FPGA與DSP之間的接口設計
第7章 DSP在實時處理中的應用
7.1 ADSP—TS201S信號處理系統硬件結構
7.2 系統中DSP內存分配以及不同處理器之間的數據傳輸
7.2.1 DSP與FPGA之間的數據通信
7.2.2 DSP之間Link口數據通信
7.3 ADSP—TS201S信號處理流程程序設計
7.3.1 中斷服務函數聲明
7.3.2 系統初始化
7.3.3 從FPGA中FIFO使用DMA方式讀取處理數據
7.3.4 數據處理
7.3.5 DSP以DMA方式傳輸數據
7.4 DSP匯編語言並行優化
7.4.1 FFT在ADSP—TS201S中的並行優化方法
7.4.2 CFAR在ADSP—TS201S中的並行優化方法
7.5 實時系統處理結果
第8章 實時圖像處理系統
8.1 DSP芯片介紹
8.2 系統功能與總體結構
8.2.1 圖像數據的采集
8.2.2 圖像數據的輸出
8.3 系統硬件結構設計
8.3.1 FPCA功能設計
8.3.2 DSP功能設計
8.3.3 系統通信接口設計
8.4 電源及時鍾電路設計
8.4.1 系統電源設計
8.4.2 系統時鍾設計
8.5 原理圖設計
8.5.1 DSP原理圖設計
8.5.2 FPGA原理圖設計
8.5.3 整體布局布線
8.5.4 PCB布局
8.6 系統功能調試
8.6.1 系統電源調試
8.6.2 系統時鍾調試
8.6.3 系統與圖像采集系統間接口的調試
8.6.4 系統FPGA功能調試
8.6.5 FPGA與SDRAM接口調試
8.6.6 FPGA與DSP之間通信接口調試
8.6.7 DSP功能調試
8.6.8 FPGA之間通信接口調試
8.6.9 EMIF接口調試
8.6.10 232接口調試
8.6.11 CAN總線接口調試
8.7 系統性能
第9章 多核DSP系統結構與開發應用
9.1 概述
9.2 NVIDIA GPU Fermi GTX470的LFM—PD處理系統
9.2.1 Fermi GPU的硬件結構
9.2.2 Fermi GPU的軟件編程
9.3 PD—LFM算法的GPU實現
9.3.1 CPU—GPU的數據傳輸與內存分配
9.3.2 GPU中的FFT與IFFT
9.3.3 GPU中的匹配濾波、加窗與求模
9.3.4 GPU中的矩陣轉置
9.3.5 GPU中的CFAR操作
9.4 多核處理器Tile64
9.4.1 Tile64多核處理器架構
9.4.2 基於Tile64的LFM—PD處理解決方案
第10章 實時處理系統外部接口
10.1 存儲類
10.1.1 Flash
10.1.2 SRAM
10.1.3 SDRAM（MT48LC4.M3282）
10.2 硬盤接口
10.2.1 硬盤接口簡介
10.2.2 硬盤讀／寫控制
10.2.3 FAT32文件系統實現
10.3 A／D、D／A轉換器
10.3.1 ADC08D1000
10.3.2 AD9430
10.3.3 AD9753
10.4 其他常用接口
10.4.1 MAX3100
10.4.2 PDIUSBD12
10.4.3 DS1302
10.4.4 CY7C68013A
附錄A 電子器件與CPU發展史
附錄B DSP芯片的發展
附錄C FPGA的發展
