高級ASIC芯片綜合:使用SynopsysDesign Compiler Physical Compiler和PrimeTime

第1章 ASIC設計方法學
1.1 傳統的設計流程
1.1.1 規範和RTL編碼
1.1.2 動態仿真
1.1.3 約束、綜合和掃描插入
1.1.4 形式驗證
1.1.5 使用PrimeTime進行靜態時序分析
1.1.6 布局、布線和驗證
1.1.7 工程改變命令
1.2 Physical Compiler流程
1.2.1 物理綜合
1.3 小結
第2章 入門指南靜態時序分析與綜合
2.1 設計示例
2.2 初始設置
2.3 傳統流程
2.3.1 布圖前的步驟
2.3.2 布圖後步驟
2.4 Physical Compiler流程
2.5 小結
第3章 基本概念
3.1 Synopsys產品
3.2 綜合環境
3.2.1 啟動文件
3.2.2 系統庫變量
3.3 對象、變量和屬性
3.3.1 設計對象
3.3.2 變量
3.3.3 屬性
3.4 找尋設計對象
3.5 Synopsys格式
3.6 數據組織
3.7 設計輸入
3.8 編譯指令
3.8.1 HDL編譯器指令
3.8.2 VHDL編譯器指令
3.9 小結
第4章 Synopsys工藝庫
4.1 工藝庫
4.1.1 邏輯庫
4.1.2 物理庫
4.2 邏輯庫基礎
4.2.1 庫類
4.2.2 庫級屬性
4.2.3 環境描述
4.2.4 單元描述
4.3 延時計算
4.3.1 延時模型
4.3.2 延時計算問題
4.4 何謂好庫？
4.5 小結
第5章 劃分和編碼風格
5.1 綜合劃分
5.2 何謂RTL？
5.2.1 軟件與硬件
5.3 通用指導方針
5.3.1 工藝無關
5.3.2 時鐘相關邏輯
5.3.3 頂層沒有粘合邏輯
5.3.4 模塊名與文件名一致
5.3.5 壓焊塊同核心邏輯相分離
5.3.6 最小化不必要的層次
5.3.7 寄存所有輸出
5.3.8 FSM綜合指導
5.4 邏輯推斷
5.4.1 不完全敏感信號表
5.4.2 存儲元件推斷
5.4.3 多路選擇器推斷
5.4.4 三態推斷
5.5 順序相關
5.5.1 Verilog中阻塞與非阻塞賦值
5.5.2 VHDL中的信號與變量
5.6 小結
第6章 設計約束
第7章 優化設計
第8章 可測性設計
第9章 LINKS TO LAYOUT和布圖後優化——包括時鐘樹插入
第10章 物理綜合
第11章 SDF生成——為動態時序仿真
第12章 PRIMETIME基礎
第13章 靜態時序分析——使用Prime Time
附錄A 使用Physical Compiler的一個新的時序閉合方法
附錄B Makefile實例

微電子技術是21世紀信息時代的關鍵技術之一，是計算機技術、自動控制、通信技術的基礎。現在集成電路的設計和應用已經滲透到各個工程技術領域，幾乎每個工程學科的學生和工程技術人員都要了解集成電路設計方面的知識，並且越來越多的人參與到集成電路設計工作當中。因此十分需要一本介紹集成電路設計流程，並且能夠指導讀者進行設計的教材。美國Conexant系統公司Himanshu Bhatnagar所著的《高級ASIC芯片綜合》就是這樣一本將技術和工具結合在一起的非常實用的教材。

Himanshu Bhatnagar是ASIC設計方面的專家。他在使用Synopsys和其他EDA工具廠商提供的最新的高性能工具來定義下一代ASIC設計流程的方法學方面具有較深的造詣。

本書共13章。主要包括三部分內容︰第一部分介紹了一個完整的ASIC設計流程，並且給出了實際應用的例子。第二部分詳細討論了在ASIC設計過程中所采用的各種技術，主要包括HDL的編碼風格、綜合和優化、動態仿真、形式驗證、DFT掃描插入、links to layout（後端集成）、物理綜合和靜態時序分析等。第三部分詳細介紹了Synopsys工具所采用的技術和特點以及使用方法，包括Synopsys基本的工藝庫、Design Compiler、Synopsys Test Compiler、PhysicalCompiler、PrimeTime等。貫穿本書各部分的一個主線，就是在討論設計和相關技術問題的過程中，給讀者提供一個應用Synopsys工具解決相關問題的方法。這是本書的一大特點，也使本書的實用性更強。

參加本書翻譯的還有馮東博士、馬君教授、孫月老師和張昕老師，並得到了清華大學出版社編輯的熱心指導和大力支持，得到了清華大學微電子學研究所領導和教師的關心，在此一並深表謝意。

最後，由于譯者水平有限，文中定有不當或欠妥之處，望讀者批評指正。

張文俊
2006年11月于清華園