本書是使用SystemC來說明新式VLSI的設計方法，SystemC描述VLSI系統，是以單一模擬核心，高速驗證系統整體，此行為自動產生硬體之新設計型式，本書在說明SystemC的程式語法、模型的描述方式、SystemC的模擬驗證方法、行為合成的使用方法後，再以JPEG編碼器為對象來解說SystemC的系統開發範例，而本書內的JPEG設計範例是由東京大學大型積體系統設計教育研究中心、Cadence股份公司、Synopsys股份公司以及日本Motorola股份公司協力完成。適合對C++及VLSI設計有興趣的人士使用。
第1章 C語言設計概要1.1 C語言設計普及的背景1-11.2 何謂C語言設計1-31.3 C語言設計的優點1-51.4 SystemC概要1-7
第2章 以例子概略說明2.1 顏色轉換電路概要2-12.2 以C/C++描述運算法則2-22.3 以SystemC描述UTF模型2-72.4 UTF模型驗證2-142.5 以SystemC描述BCA模型2-152.6 BCA模型的驗證2-192.7 行為合成2-252.8 RTL模型的驗證2-27
第3章 SystemC語法3.1 模組/SC_MODULE3-13.2 埠，通道，事件3-43.2.1 訊號埠，訊號/sc_in，sc_inout，sc_out，sc_signal3-43.2.2 FIFO埠，FIFO/sc_fifo_in，sc_fifo_out，sc_fifo3-83.2.3 事件/sc_event3-113.3 型式，運算子3-133.4 行程/SC_THREAD，SC_CTHREAD，SC_METHOD3-163.5 範例3-22
第4章 以SystemC描述電路4.1 模型的抽象描述方法4-14.1.1 UTF(無計時函數)階層4-24.1.2 TF(計時函數)階層4-54.1.3 BCA(匯流排循環準確)階層4-64.1.4 CA(循環準確)階層4-94.2 微分濾波器的電路描述4-114.2.1 微分濾波器概要4-114.2.2 SystemC模型的濾波器結構4-134.2.3 UTF描述4-144.2.4 TF描述4-174.2.5 BCA描述4-194.2.6 CA描述4-234.2.7 階層描述4-29
第5章 驗 證5.1 SystemC主要函數的描述方法5-15.1.1 SystemC主要函數/sc_main()5-15.1.2 時間精度設定/sc_set_time_resolution()5-35.1.3 時間單位設定/sc_set_default_time_unit()5-45.1.4 時脈宣告/sc_clock()5-45.1.5 軌跡/sc_trace()5-55.1.6 模擬控制/sc_start()，sc_stop()5-55.1.7 模擬時間/sc_time_stamp()，sc_simulation_time()5-65.2 模擬順序5-7
第6章 行為合成6.1 行為合成概要6-16.1.1 何謂行為合成6-16.1.2 邏輯合成和行為合成的差異6-26.1.3 行為合成的優點6-46.2 行為合成的處理內容6-76.2.1 輸出入關係6-76.2.2 行為合成可能的描述6-86.2.3 輸出RTL結構6-106.2.4 行為合成中進行事項6-116.3 使用行為合成的設計流程6-156.3.1 硬體規格的決定6-156.3.2 行為合成可能模型的描述6-166.3.3 測試環境形成／行為合成前驗證6-176.3.4 進行行為合成6-176.3.5 行為合成後驗證6-176.4 如何使行為合成成功6-18
第7章 JPEGCodec的設計7.1 JPEG概要7-17.1.1 何謂JPEG7-17.1.2 JPEG基本方式7-37.1.3 編碼，解碼例子7-47.1.4 DCT/逆DCT7-57.1.5 數位化／反數位化7-77.1.6 熵編碼／熵解碼7-87.2 運算法則描述7-107.2.1 IJG的JPEG編碼解碼器7-107.2.2 JPEG編碼程式概要7-117.2.3 函數構成和資料結構7-147.2.4 源程式的說明7-167.2.5 DCT運算法則最佳化7-207.3 SystemC描述7-277.3.1 模型構成7-277.3.2 檔案結構7-297.3.3 源程式說明7-307.4 驗 證7-407.5 行為合成7-417.6 FPGA操作確認7-427.6.1 設計流程7-427.6.2 RTL驗證7-437.6.3 邏輯合成結果7-447.6.4 佈局連線結果7-467.6.5 FPGA架構，操作確認7-47附錄參考書目索 引
